Aller au menu Aller au contenu
L'école d'ingénieur en systèmes avancés et réseaux

> Formation > Cycle Ingénieur > Filière EIS par apprentissage

Architecture de Processeurs Spécialisés et Conception SoC - 5AMCE515

A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail cet article Facebook Twitter Linked In
  • Volumes horaires

    • CM : 6.0
    • TD : -
    • TP : 36.0
    • Projet : -
    • Stage : -
    Crédits ECTS : 0.0
  • Responsables : Nicolas BARBOT

Objectifs

L'objectif de ce cours est de donner à chaque étudiant les connaissances minimales pour concevoir ou choisir un processeur pour une application ciblée.
Les étudiants apprendront l'architecture matérielle d'un système SOPC et le développement logiciel associé pour exploiter les performances de ces systèmes.

Ce cours est principalement divisé en 2 parties. Dans la première partie, les étudiants vont concevoir un système complexe composé d'un processeur principal et différents périphériques reliés par un bus à l'aide d'une puce Xilinx Zync 7000. La deuxième partie traite du moteur NEON
situé à l'intérieur du processeur principal du Zync 7000. Ce moteur ajoute un nouveau jeu d'instructions permettant de réaliser plusieurs opérations en parallèle.

Contenu

Introduction aux System on Chip

  • SOPC vs système embarqués
    • Partitionnement matériel et logiciel
    • Choix de la cible (MCU vs DSP)
    • Systèmes sur des architectures programmables
  • Flot de design SOPC
  • Design d'application basés sur SOPC
    • Introduction à HLS
    • Optimisation de logiciels embarqués basés sur un co-processeur dédié

Introduction à NEON

  • Processeurs ARM
    • Classification
    • Jeux d'instruction
    • Assembleur ARM
  • Moteur NEON
    • Architecture
    • Assembleur
    • Macros
    • Vectorisation automatique

Ce cours est composé de 2 CM, 12 TP et 1 examen final.

Prérequis

  • Conception numérique
    • VHDL ou Verilog
    • Design FPGA
  • Programmation en C embarquée
    • C
    • Assembleur
  • Architecture des processeurs
    • Architecture RISC
    • Processeur ARM

Contrôles des connaissances

E1: Exam (1st session): examen écrit 1h30, sans documents, sans calculatrice
E2: Exam (2nd session): examen écrit 1h30, sans documents, sans calculatrice
TP: Evaluation continue et compte rendu

L'examen existe uniquement en anglais FR

Calendrier

Le cours est programmé dans ces filières :

  • Cursus ingénieur - Master MISTRE - Semestre 9 (ce cours est donné uniquement en anglais EN)
  • Cursus ingénieur - Filière EIS - Semestre 9 (ce cours est donné uniquement en anglais EN)
  • Cursus ingénieur - Filière EIS (Apprenti) - Semestre 9 (ce cours est donné uniquement en anglais EN)
cf. l'emploi du temps 2020/2021

Informations complémentaires

Code de l'enseignement : 5AMCE515
Langue(s) d'enseignement : FR

Le cours est rattaché aux structures d'enseignement suivantes :

Vous pouvez retrouver ce cours dans la liste de tous les cours.

A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail cet article Facebook Twitter Linked In

mise à jour le 7 avril 2021

Université Grenoble Alpes