Volumes horaires
- CM 3.0
- Projet 12.0
- TP 12.0
Crédits ECTS
Crédits ECTS 2.5
Objectif(s)
Etre capable de spécifier et choisir un processeur pour application dédiée. Etre capable de mettre en œuvre et exploiter un processeur dans un système SOPC. Etre capable de concevoir un systèmeà base de SOPC.
Contact David HELY Responsable(s)
David HELY
Contenu(s)
- Introduction to System On Chip
- SOPC vs Embedded System
- Hardware Software partitionning
- Processing Unit Choices (MCU vs DSP)
- System on programmable chip Architectures
- SOPC design flow
- Application Design Using SOPC
- Introduction to HLS
- Embedded Software Optimization using dedicated co processor
Prérequis
*Digital design
- VHDL or Verilog
- FPGA design
- Embedded software Programming
**C
**AssemblyLanguage - Processor Architecture
**RISC Architecture
**ARM processor
Contrôle des connaissances
Semestre 5 - L'examen existe uniquement en anglais
E1 : Examen de session 1 : Écrit 1h30, documents non autorisés, sans calculatrice
E2 : Examen de session 2 : Écrit 1h30, documents non autorisés, sans calculatrice
TP : Travaux pratiques
Calendrier
Le cours est programmé dans ces filières :
- Cursus ingénieur - Master MISTRE - Semestre 5
- Cursus ingénieur - Filière EIS - Semestre 5
- Cursus ingénieur - Filière EIS (Apprenti) - Semestre 5
Informations complémentaires
Cursus ingénieur->Master MISTRE->Semestre 5
Cursus ingénieur->Filière EIS->Semestre 5
Cursus ingénieur->Filière EIS (Apprenti)->Semestre 5