Architecture et Conception de Processeurs Spécialisés - 5AMCE514
A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail
Objectifs
Etre capable de spécifier et choisir un processeur pour application dédiée. Etre capable de mettre en œuvre et exploiter un processeur dans un système SOPC. Etre capable de concevoir un systèmeà base de SOPC.
Contact David HELY
Contenu - Introduction to System On Chip
- SOPC vs Embedded System
- Hardware Software partitionning
- Processing Unit Choices (MCU vs DSP)
- System on programmable chip Architectures
- SOPC design flow
- Application Design Using SOPC
- Introduction to HLS
- Embedded Software Optimization using dedicated co processor
Prérequis*Digital design
- VHDL or Verilog
- FPGA design
- Embedded software Programming
**C
**AssemblyLanguage - Processor Architecture
**RISC Architecture
**ARM processor
Contrôles des connaissances Semestre 5 - L'examen existe uniquement en anglais 
E1 : Examen de session 1 : Écrit 1h30, documents non autorisés, sans calculatrice
E2 : Examen de session 2 : Écrit 1h30, documents non autorisés, sans calculatrice
TP : Travaux pratiques
Calendrier Le cours est programmé dans ces filières :
- Cursus ingénieur - Master MISTRE - Semestre 5
- Cursus ingénieur - Filière EIS - Semestre 5
- Cursus ingénieur - Filière EIS (Apprenti) - Semestre 5
cf.
l'emploi du temps 2017/2018
Informations complémentaires Cursus ingénieur->Master MISTRE->Semestre 5
Cursus ingénieur->Filière EIS (Apprenti)->Semestre 5
A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail
mise à jour le 25 juin 2015