Volumes horaires
- CM 9.0
- Projet -
- TD 4.5
- Stage -
- TP 9.0
- DS -
Crédits ECTS
Crédits ECTS 2.0
Objectif(s)
*Être capable de concevoir des systèmes numériques simples sur composants reconfigurables (CPLD ou FPGA)*
Comprendre les éléments matériels de base d'un processeur
Responsable(s)
Vincent BEROULLE
Contenu(s)
Cours de soutien (CPGE uniquement) :
- Bases de l'électronique numérique (5 séances de soutien)
**Nombre binaire & arithmétique binaire
**Algèbre booléenne & composants logiques
**Logique combinatoire & circuits arithmétiques
**Logique séquentielle & machine à états
*#Introduction conception de systèmes numériques simples
*#Bases du VHDL
*#Les circuits reconfigurables
Travaux pratiques
Simulation et synthèse de fonctions simples décrites en VHDL
PrérequisBase de l'électronique numérique : voir le contenu des séances de soutien
Algorithmie, programmation de base
Contrôle des connaissances
TP = Moyenne des notes de TP
CC = Moyenne des travaux réalisés à la maison
E1 = Examen terminal de session 1 : Écrit 1h30, document non autorisé sauf "VHDL quick reference card", sans calculatrice
E2 = Examen de session 2 : Écrit 1h30, document non autorisé sauf "VHDL quick reference card", sans calculatrice
Calendrier
Le cours est programmé dans ces filières :
- Cursus ingénieur - Filière IR&C - Semestre 5
- Cursus ingénieur - Filière EIS - Semestre 5
Informations complémentaires
Code de l'enseignement : 3AMCE312
Langue(s) d'enseignement : 
Le cours est rattaché aux structures d'enseignement suivantes :
Vous pouvez retrouver ce cours dans la liste de tous les cours.
Bibliographie
*VHDL, du langage au circuit, du circuit au langage, J. Weber, M. Meaudre, Masson
*Initiation au langage VHDL, Michel Aumiaux, Dunod
*VHDL, langage, modélisation, synthèse, Airiau, Bergé, Olive, Rouillard, P. P. Romandes
*Circuits numériques et synthèse logique, un outil: VHDL, J.Weber, M. Meaudre, Masson
VHDL, Introduction à la synthèse logique, P. Larcher, Eyrolles
