Aller au menu Aller au contenu
L'école d'ingénieur en systèmes avancés et réseaux

> Formation > Cycle Ingénieur > Filière IR&C

Architecture matérielle - 3AMCE312

A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail cet article Facebook Twitter Linked In
  • Volumes horaires

    • CM : 9.0
    • TD : 4.5
    • TP : 9.0
    • Projet : -
    • Stage : -
    • DS : -
    Crédits ECTS : 2.0
  • Responsables : Vincent BEROULLE

Objectifs

*Être capable de concevoir des systèmes numériques simples sur composants reconfigurables (CPLD ou FPGA)*
Comprendre les éléments matériels de base d'un processeur

Contenu

Cours de soutien (CPGE uniquement) :

  • Bases de l'électronique numérique (5 séances de soutien)
    **Nombre binaire & arithmétique binaire
    **Algèbre booléenne & composants logiques
    **Logique combinatoire & circuits arithmétiques
    **Logique séquentielle & machine à états

*#Introduction conception de systèmes numériques simples
*#Bases du VHDL
*#Les circuits reconfigurables

Travaux pratiques

Simulation et synthèse de fonctions simples décrites en VHDL

Prérequis

Base de l'électronique numérique : voir le contenu des séances de soutien
Algorithmie, programmation de base

Contrôles des connaissances

TP = Moyenne des notes de TP
CC = Moyenne des travaux réalisés à la maison
E1 = Examen terminal de session 1 : Écrit 1h30, document non autorisé sauf "VHDL quick reference card", sans calculatrice
E2 = Examen de session 2 : Écrit 1h30, document non autorisé sauf "VHDL quick reference card", sans calculatrice

Calendrier

Le cours est programmé dans ces filières :

cf. l'emploi du temps 2020/2021

Informations complémentaires

Code de l'enseignement : 3AMCE312
Langue(s) d'enseignement : FR

Le cours est rattaché aux structures d'enseignement suivantes :

Vous pouvez retrouver ce cours dans la liste de tous les cours.

Bibliographie

*VHDL, du langage au circuit, du circuit au langage, J. Weber, M. Meaudre, Masson
*Initiation au langage VHDL, Michel Aumiaux, Dunod
*VHDL, langage, modélisation, synthèse, Airiau, Bergé, Olive, Rouillard, P. P. Romandes
*Circuits numériques et synthèse logique, un outil: VHDL, J.Weber, M. Meaudre, Masson
VHDL, Introduction à la synthèse logique, P. Larcher, Eyrolles

A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail cet article Facebook Twitter Linked In

mise à jour le 7 avril 2021

Université Grenoble Alpes