Conception d'architectures numériques complexes sur cible FPGA - 4AMCE410

Chapitres du cours

1. Introduction
   1. Pourquoi utiliser les composants reprogrammables ?
   2. Flot de conception
   3. Signal vs. variable
2. Conception de systèmes synchrones et GALS
   1. Conception de systèmes GALS
   2. Métastabilité et transmission de signaux entre domaines d'horloge
3. Méthodes de synthèse RTL
   1. Directives de synthèse (partage de ressources, choix du codage...)
   2. Conception régulière
   3. Conception aléatoire (description de machines à états)
   4. Conception RTL : de l'algorithme à l'ASMD
4. Traitement du signal sur FPGA

Travaux pratiques

1. Application de la méthode de conception RTL sur cible Xilinx (Spartan3E)

Simulation et synthèse logique VHDL, architecture des composants reconfigurables (CPLD, FPGA), opérateurs arithmétiques, machines à états (Moore, Mealy), architecture des ordinateurs, langage C

E1 = Examen terminal de session 1 : Ecrit 1h30, un seul document autorisé "VHDL quick reference card", sans calculatrice
TP = Moyenne des 2 TP
CC = Moyenne de contrôle continu (devoirs surveillés, devoir à la maison)
E2 = Examen terminal de session 2 : Ecrit 1h30, un seul document autorisé "VHDL quick reference card", sans calculatrice

Le cours est programmé dans ces filières :

• Cursus ingénieur - Filière EIS - Semestre 7
• Cursus ingénieur - Filière IR&C - Semestre 7

Code de l'enseignement : 4AMCE410
Langue(s) d'enseignement :

Le cours est rattaché aux structures d'enseignement suivantes :

• Equipe Systèmes matériels et logiciels

Vous pouvez retrouver ce cours dans la liste de tous les cours.

RTL Hardware design using VHDL, coding for efficiency, portability and scalability, Pong. P. CHU, WILEY INTERSCIENCE