Aller au menu Aller au contenu
L'école d'ingénieur en systèmes avancés et réseaux

> Formation > Cycle Ingénieur > Filière EIS par apprentissage

Conception d'architectures numériques complexes sur cible FPGA - 4AMCE419

A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail cet article Facebook Twitter Linked In
  • Volumes horaires

    • CM : 12.0
    • TD : 13.5
    • TP : 15.0
    • Projet : -
    • Stage : -
    • DS : -
    Crédits ECTS : 2.5
  • Responsables : Vincent BEROULLE

Objectifs

A l'issu de ce cours, les étudiants seront capables de concevoir en VHDL un système numérique complexe sur composants reconfigurables (CPLD ou FPGA)

Contenu

Chapitres du cours

  1. Introduction
    1. Pourquoi utiliser les composants reprogrammables ?
    2. Flot de conception
    3. Signal vs. variable
  2. Conception de systèmes synchrones et GALS
    1. Conception de systèmes GALS
    2. Métastabilité et transmission de signaux entre domaines d'horloge
  3. Méthodes de synthèse RTL
    1. Directives de synthèse (partage de ressources, choix du codage...)
    2. Conception régulière
    3. Conception aléatoire (description de machines à états)
    4. Conception RTL : de l'algorithme à l'ASMD
  4. Traitement du signal sur FPGA

Travaux pratiques

  1. Application de la méthode de conception RTL sur cible Xilinx (Spartan3E)

Prérequis

Représentation des nombres à virgules fixes, Transformée de Fourier numérique, conception de filtres numériques FIR et IIR
Simulation et synthèse logique VHDL, opérateurs arithmétiques, machines à états (Moore, Mealy)

Contrôles des connaissances

E1 = Examen terminal de session 1 : Écrit 1h30, un seul document autorisé "VHDL quick reference card", sans calculatrice
TP = Moyenne des 2 TP
CC = Moyenne de contrôle continu (devoirs surveillés, devoir à la maison)
E2 = Examen terminal de session 2 : Écrit 1h30, un seul document autorisé "VHDL quick reference card", sans calculatrice

Calendrier

Le cours est programmé dans ces filières :

cf. l'emploi du temps 2020/2021

Informations complémentaires

Code de l'enseignement : 4AMCE419
Langue(s) d'enseignement : FR

Le cours est rattaché aux structures d'enseignement suivantes :

Vous pouvez retrouver ce cours dans la liste de tous les cours.

Bibliographie

  • RTL Hardware design using VHDL, coding for efficiency, portability and scalability, Pong. P. CHU, WILEY INTERSCIENCE
  • VHDL, du langage au circuit, du circuit au langage, J. Weber, M. Meaudre, Masson
  • Initiation au langage VHDL, Michel Aumiaux, Dunod
  • VHDL, langage, modélisation, synthèse, Airiau, Bergé, Olive, Rouillard, P. P. Romandes
  • Circuits numériques et synthèse logique, un outil: VHDL, J.Weber, M. Meaudre, Masson
  • VHDL, Introduction à la synthèse logique, P. Larcher, Eyrolles
  • A guide to VHDL, second edition, Stanley Mazor - P. Lang Straat, Kluwer
  • VHDL Programming, with advanced topics, L. Baker, Wiley
  • VHDL, second edition, Douglas Perry, Mc Graw-Hill Series

A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail cet article Facebook Twitter Linked In

mise à jour le 25 juin 2015

Université Grenoble Alpes